從積體電路設計看核電安全（涂智展）

我的研究是積體電路設計。

積體電路也就是一般人俗稱的晶片，一個晶片裡充滿各式各樣的電路，能夠完成各式各樣的運算，現代的電子產品基本上都是由不同功能的晶片組成的系統。晶片經由設計者在電腦設計過後，還必須交由晶圓廠(如TSMC)製造，並交由其他廠商封裝測試，才會變成一個產品。

這跟核電有何關係？要從我們在學校受到訓練的過程說起。

晶片的設計相當複雜；在學校做研究，除了在既有的領域突破之外，往往要做新領域的研究。但由於晶片設計，即便系統規模不大者，都必須負擔一筆數萬到數十萬不小的費用。所以國家有一個機構補助學界，讓學界能以便宜的價格甚至免費透過晶圓廠製造自己的設計。當然這個資源不是無限制使用，我們的晶片必須經過審查委員會審查，確定你不是在浪費錢，才能通過。審查委員會的組成通常都是業界有經驗的主管，以及學校教授。

但由於晶片設計往往過於複雜，審查形式不可能是真的審查你晶片的「內容」，而是審查你所交上去的設計報告，或是你選擇讓審查委員對你進行「口試」。 這樣審查的機制，即便審查委員非常嚴格，只要好好注意一些 common sense，加上你非常清楚你的設計，基本上是問不倒的。但若你做的研究是新的研究，審查委員也不一定能問到最可能出錯的地方，畢竟你在這題目研究的時間比他們長。

最後，晶片是否浪費錢，還是取決於設計者自己的能力與運氣。晶片設計者若具有良好的口才，是可以說服審查委員讓他通過的。但設計者本身自己也不敢保證這些自己設計的東西最後不會失敗。一旦晶片實做回來失敗，量測不到自己預期的功能，想透過外力進行修改的成本相當高。

但是在學界晶片失敗，影響到的自己的畢業時間。業界晶片失敗，大家投資的錢泡湯了，日子還是照樣過。而核電若設計不良，監督者無法發揮絕對的功能。已經有非常多人在警告核四的設計是拼裝車，政府仍一意孤行推動，爆炸是全民埋單。

核電與晶片設計相同，都是高度專業，所以一定會碰到自身專業無法滿足要求的問題。在業界設計晶片，每個人會戰戰兢兢深怕丟了飯碗，甚至是自己投資的資金。產品寧可出不來或晚一點出來，也不能發現任何一個 bug 不解，等到投入大量資金製造封裝完成之後才發現有問題，賠個血本無歸。

在台灣設計核電廠，設計不好政府會 cover 你不斷過關，也沒有機會驗證你的設計是否有問題，反正驗證的那一刻是大家一起說再見。

核四的經濟效益，可能的污染問題都能夠討論，唯獨缺乏「達到理想狀態」的監督機制。你有一個完美的核能 scenario，卻完全沒有人能夠安全的執行，這是首要討論的問題。核四問題不是核能問題，不是經濟問題，而是安全問題跟政治問題。想像你把蒸汽機的設計圖拿給小學生看，並且讓他在你的客廳裡做實驗，這時候你會選擇繼續坐在家裡看電視，還是趕快逃出客廳？


參考資料：

google "核四施工問題"
http://gaea-choas.blogspot.tw/2012/04/blog-post_1203.html
http://www.gvm.com.tw/Boardcontent_21138.html
http://feipengho.pixnet.net/blog/post/31704455

（作者為國立台灣大學電子工程研究所學生）